HP 시스템의 ‘Balanced Performance’…안정성과 성능, 확장성, 운영유지비면에서 우수
지난 수십 년 간 IT업계는 개방형 유닉스 시스템과 메인프레임 간의 성능 및 안정성, 그리고 투자효과(ROI)와 운영유지비(TCO)에 관한 논쟁이 끊이질 않았다. 결과적으로 시장은 메인프레임을 버리고 개방형 유닉스 시스템을 선택하면서 이 논란에 종지부를 찍었고, 현재는 많은 기업들이 과거 수년 동안 주전산 시스템을 개방형 시스템으로 전환하고 있는 상황이다.
그러나, 기업의 IT 관리자들은 메인프레임이 갖고 있는 여러 가지 운영 및 투자 비효율성에도 불구하고, 과거 메인프레임이 보여준 성능 및 안정성에 관한 Balanced Performance에 대한 향수만은 여전하며, 이를 개방형 유닉스 시스템 대비 가장 큰 차별화 요소라고 까지 말하고 있다.
HP 시스템은 개방형 시스템이면서도, 메인프레임을 능가하는 성능과 안정성을 구현하여 실 운영 환경에서 안정적인 서비스를 제공하면서 많은 고객으로부터 그 우수성을 인정받고 있다.
I. HP 시스템의 Balanced Performance
시스템의 Balanced Performance란, CPU, 메모리, 디스크와 네트워크 I/O등의 하드웨어 요소는 물론 OS, 컴파일러 등의 소프트웨어 요소까지, 모든 시스템 구성 자원의 상호 최적화를 통한 전반적인 서버의 최고성능을 구현하는 것이다.
시스템 구성요소의 최적화로 최고성능 구현
CPU의 성능에만 주로 의존하는 과학기술 컴퓨팅 분야(예: 크레이 수퍼컴)와는 달리, 일반 상업용 컴퓨팅 분야의 애플리케이션 성능을 볼 때 디스크와 네트워크 I/O의 영향도가 평균 70% 이상이고, CPU의 성능 의존도는 평균 30%를 넘지 않고 있다. 이를 감안할 때 개방형 유닉스 시스템의 경우에도 Balanced Performance는 그 중요성이 날로 더해지고 있다.
HP는 과거 십 수년부터 기업의 이러한 요구 성향을 파악하고 HP의 유닉스 시스템 설계 시 메인프레임에 육박하는 성능과 안정성 측면의 Balanced Performance를 구현하기 위해 최신의 IT 기술을 개발 및 구현 해왔다. 그 중 일부 기술을 예로 들면, RISC CPU 아키텍처의 기술적 한계를 뛰어 넘는 것으로 인정받는 EPIC(Explicitly Parallel Instruction Computing) CPU 아키텍처 기술, RISC 시스템에서는 구현하지 못한 완벽한 병렬처리 및 애플리케이션 컴파일 후 생성된 기계어 코드의 예측과 추론 기능을 대폭 강화하여 애플리케이션 성능을 30~40%이상 향상 시킨 EPIC Smart Compiler 기술, 대용량 I/O를 고속으로 처리하기 위한 Balanced I/O 아키텍처 기술, 메인프레임을 능가하는 RAS(Reliability, Availability and Serviceability) 기술 등이 있으며, 이들을 개발 및 구현함으로써 기업의 투자 및 비용 관리 측면에서 가장 효율과 효과가 좋은 TCO / ROI를 제공하게 됐다.
HP의 Balanced Performance는 기본적으로 시스템을 설계할 때부터 다음과 같은 신기술이 포함되어 있다.
1. EPIC CPU 아키텍처
2. EPIC Smart Compiler
3. 대용량 처리를 위한 Balanced I/O Performance
4. 메인프레임을 능가하는 RAS 기능
5. 그린 컴퓨팅 실현
1. EPIC CPU 아키텍처
RISC CPU에서도 형식상 복수 명령을 동시에 실행할 수 있으나, 뒤의 명령 실행이 앞의 명령 결과에 따라 행해지고 나면 하드웨어가 명령 실행 예측을 하게 되는데, 이 부분이 처리 능력을 향상시키지 못하는 병목 현상이 있다.
반면, EPIC에서는 이 부분을 프로그램의 컴파일 시점에서 어느 정도 예측(Predication)해서 복수 명령을 동시 실행해도 문제가 없도록 명령의 순번을 차례대로 정해서 명령 실행을 효율적으로 행할 수 있다. 이러한 이유로 아이태니엄2는 병렬회로 컴퓨팅 마이크로 아키텍처인 EPIC 아키텍처에 기반을 뒀다.
EPIC은 CISC와 RISC 아키텍처보다 이론적으로 클럭 사이클당 약 8배 더 많은 일을 수행하도록 설계되어 있다. 이런 획기적인 성능은 주로 EPIC Smart Compiler에 의해 컴파일 시점에 코드레벨에서 이루어 진다.
이러한 기술적인 배경을 바탕으로 EPIC 기반의 듀얼 코어 아이태니엄 2 프로세서는 다음과 같은 주요 특징을 갖게 된다.
- 검증된 아키텍처: 오늘날 매우 다양한 애플리케이션과 솔루션을 사용할 수 있는 독특한 EPIC 아키텍처를 기반으로 한 성숙한 5세대 프로세서이다.
- 용량/확장 성 증대: HP의 sx2000 및 zx2 칩셋과 연계해 트랜잭션 중심의 작업 부하의 경우 동일 섀시에서 서버 당 최대 2.5배의 성능을 발휘한다.
- 소프트웨어 비용 절감: 듀얼 코어 아이태니엄 2프로세서의 경우 프로세서 당 소프트웨어 가격이 낮다.
- 가용성 증대: 견고한 오류 수정 기능과 엔터프라이즈 환경에서 메인프레임의 가용성을 지원하도록 설계된 세계 최정상급의 MCA(Machine Check Architecture)로 가용성을 대폭 증대한다.
- 전력 소비 절감(전력량 대비 성능 높음): 현존하는 타사 제품과 비교하여 같은 전력량을 기준으로 했을 때 TCO/ROI 성능이 2배 더 높다.
EPIC기반의 아키텍처는 RISC & CISC 아키텍처의 전통적 복잡성을 지양하고 독특한 아키텍처 특성을 접목하여 미래를 위한 확장 가능한 아키텍처를 제공한다. EPIC 듀얼 코어 아이태니엄 2는 CPU 클럭 속도에 의존하는 것에서 벗어나 병렬 실행, 레지스터 세트 증대, 캐시 크기 증대, 최첨단 Smart Compiler 기술 등의 구현으로 성능 향상에 획기적인 영역을 구축하고 있는 것이다.
듀얼 코어 아이태니엄 2 프로세서는 5세대 아이태니엄 프로세서로서 기술과 시스템 발전의 엄청난 성취를 대변한다. 듀얼 코어 아이태니엄 2 프로세서는 놀랍게도 프로세서 소켓 당 무려 17억 2천 개의 트랜지스터가 2개 코어에 들어 있으며, 각 하이퍼스레드 코어가 스레드 2개를 작동한다. 같은 서버 섀시에 코어 개수가 2배이고 스레드 개수가 4배이므로, 싱글 코어 서버와 비교하여 최대 2.5배의 성능을 발휘할 수 있다.
듀얼 코어 아이태니엄 2 프로세서는 훨씬 적은 전력으로 엄청난 대량 데이터 계산 능력을 제공한다(최대 소켓 당 104W). 2개 코어 또는 4개 스레드의 경우 104W인데, 더 적은 전력으로 2배 이상의 성능을 발휘한다고 볼 수 있다. 이것은 타사 제품과 비교하여 전력은 똑같이 쓰면서 전산 성능을 2배로 늘릴 수 있음을 의미하는 것이다.
듀얼 코어 아이태니엄 2 프로세서는 L3 캐시가 다이 안에 들어 있는 'Core On-Chip'을 계속 유지하고 있기도 한다. 이것은 Power5+의 'Off Chip' L3 캐시와 비교하여 훨씬 더 빠르게 캐시에 액세스할 수 있다는 뜻이다. 듀얼 코어 아이태니엄 2 프로세서는 1MB L2 Instruction 캐시와 256KB L2 데이터 캐시도 추가하고 있다.
이제 더 증대된 캐시는 Intel Cache Safe Technology의 보호를 받고 있기도 하다. 이것은 프로세서 캐시의 데이터 오류를 수정하여 고객의 중대한 애플리케이션에 대한 시스템 가용성을 높이는 기능이다.
HP와 인텔의 가상화 기술 또한 듀얼 코어 아이태니엄 2 프로세서로 더 저렴한 시스템 비용으로 운영 체제 가상화를 더 능률적으로 처리할 수 있다. 또한 고객은 저렴한 비용으로 이득을 얻는 등, 가상화를 통한 더 나은 통합을 구현할 수 있다.
HP는 듀얼 코어 아이태니엄 2 프로세서를 사용하는 고객의 ISV 라이선싱 비용을 절감할 수 있도록 주요 ISV와 견고한 전략적인 파트너십 체제를 구축하고 있다. 오라클과 기타 ISV는 타 업체와 비교하여 듀얼 코어 아이태니엄 2의 경우 프로세서 당 더 저렴한 소프트웨어 가격으로 소프트웨어의 사용을 허가한다. 오라클은 코어 당 0.5배 라이선스 또는 듀얼 코어 아이태니엄 2 프로세서 당 1배 라이선스 가격으로 데이터베이스 소프트웨어의 사용을 허가한다. 반면, IBM Power5+와 같은 듀얼 코어 RISC 프로세서의 경우에는 고객이 프로세서 당 1.5배 라이선스 가격을 지불한다.
아이태니엄 9M(매디슨 프로세서)에서 현재의 몬테시토와 몬트베일에 이르는 발전 과정에서 2배 이상의 성능 향상을 보이고 있으며, 향후 출시 예정인 쿼드코어 아이태니엄(코드명: 투킬라)의 경우는 몬테시토와 몬트베일 보다 최소 2배 이상의 성능 향상이 예상되고 있다.
기업을 위한 지속 가능한 아키텍처를 만드는 것은 수십억 달러의 투자, 훌륭한 인재(연구개발 등), 믿을 수 있는 해결책을 향한 강력한 파트너십, 관계된 모든 이들의 변함없는 헌신을 요하는 엄청난 작업이다. 이는 듀얼 코어 아이태니엄 2 프로세서 제품군(IPF)과 HP Integrity 서버에서 익히 확인된 내용이다
2. EPIC Smart Compiler
HP는 EPIC 기반의 CPU를 탑재한 시스템에서 Balanced Performance를 달성하기 위해 EPIC 아키텍처 기반의 Smart Compiler를 15년 동안 꾸준히 개발하면서 성능을 향상 시키게 되었다. EPIC 기반의 Smart Compiler의 가장 큰 특징은 다음과 같다.
- 이전의 RISC 시스템에서 달성하지 못한 명시적인 병렬 프로세싱을 달성할 수 있도록 컴파일러 레벨에서 완벽하게 병렬 프로세싱을 가능하게 하는 것이다.
- 예측 (Predication) 기능과 추론(Speculation) 기능을 극대화하여 메모리 지연 시간을 획기적으로 줄이고 EPIC 기반의 병렬 프로세싱이 효과적으로 수행될 수 있도록 지원한다.
명시적인 병렬 프로세싱
아이태니엄은 병렬적으로 다수의 코드 스트림을 실행할 수 있으며 Smart Compiler는 이러한 아이태니엄 아키텍처 기능을 명시적으로 이용하는 코드를 생성한다. 병렬화는 기존 RISC 아키텍처에서도 있어 왔으며, 일부 첨단 RISC 프로세서는 병렬 프로세싱을 통해 최적화를 시도한 바 있다.
그러나 RISC 아키텍처 병렬 프로세싱은 실행 중에 프로세서가 병렬처리 가능한 코드를 찾는 식의 불명료한 병렬화였다. 뿐만 아니라 RISC 아키텍처의 병렬 프로세싱은 일반적으로 컴파일러에 투명하며 이는 컴파일러가 명시적으로 병렬 오브젝트 코드를 생성하지 않는다는 것을 의미한다.
EPIC 아키텍처는 Explicitly Parallel Instruction Computing의 의미 그대로 명시적인 병렬 명령어 컴퓨팅을 의미한다. 아이태니엄 아키텍처는 다양한 성능 향상 기술을 포함하고 있으며 여타 기존 제품과는 차별화된 아이태니엄 컴퓨팅 아키텍처를 제공하는 명시적인 병렬 기술이라고 할 수 있다. 최초의 상용 아이태니엄 프로세서인 머시드(Merced)는 4개의 코드 블록을 동시에 실행할 수 있는 능력을 제공했으며, Smart Compiler에 의한 성능 향상의 가능성을 최초로 구현한 제품이었다. 이 후의 몬테시토와 몬트베일 아이태니엄 프로세서는 클럭 속도 향상에 의존하지 않고, 다수의 코드 블록을 병렬적으로 실행하는 능력을 통해 보다 뛰어난 성능을 달성할 수 있게 되었다. 이러한 HP의 노력은 Smart Compiler 분야에서 타의 추종을 불허하는 기술적 기반을 축적하게 되었다.
예측(Predication)
듀얼 코어 아이태니엄 2 프로세서는 예측이라는 기술을 통해 명시적으로 병렬화된다. 이것은 애플리케이션 실행이 다수의 브랜치(branch)와 함께 동시에 진행될 수 있도록 하는 기술이다. 예를 들면, 다양한 분기 경로가 존재할 경우 실행은 각 분기와 함께 이루어진다. 결국, 단 하나의 분기 만이 선택되며 나머지는 폐기된다. 이러한 작업, 즉 다수의 실행 경로를 테스트해 단 하나만 선택하고 나머지는 폐기하는 작업은 하드웨어 자원을 낭비하는 것처럼 보일 수 있지만 실제로 집적 회로의 비용을 크게 절감시켜 고성능 컴퓨팅을 실현하는 데 있어 효과적인 방법이라고 할 수 있다.
고급 컴퓨터 언어에서의 전형적인 예는 IF-THEN-ELSE 명령어이다. 타사들이 현재 보유한 RISC 기반의 전통적인 컴파일러는 IF가 있는 위치에 조건 분기를 삽입한다. 만약 조건이 어느 하나의 논리 결과를 가진다면, 분기는 일어나지 않고 THEN 경로를 나타내는 다음 블록의 명령어들이 실행된다. 이 경로의 끝에는 ELSE 경로를 나타내는 다음 블록에 있는 무조건 분기가 있다. 만약 조건이 다른 논리 결과를 가진다면, 분기는 THEN 블록의 명령어들 근처에서 일어나며, 실행은 ELSE 블록에 있는 명령어들에서 계속된다. 두 개의 명령어 스트림들이 ELSE 블록의 끝 다음에서 합쳐진다. 아이태니엄 컴파일러는 아래의 동작들을 수행한다.
- 프로그램의 IF 지점에 두 개의 예측을 생성하는 비교 명령어를 삽입한다. 만약 비교 결과가 TRUE 라면, 첫 번째 예측은 TRUE로 세트되고 두번째는 FALSE로 세트된다. 만약 비교 결과가 FALSE라면, 첫 번째 예측은 FALSE로 세트되고 두 번째는 TRUE로 세트된다.
- THEN 경로에 있는 각 명령어에 첫 번째 예측의 값을 가지고 있는 예측 레지스터에 대한 참조를 추가시키고, ELSE 경로에 있는 각 명령어에는 두번째 예측의 값을 가지고 있는 예측 레지스터에 대한 참조를 추가시킨다.
- 프로세서는 두 경로에 있는 명령어들을 모두 실행한다. 비교 결과를 알게 되었을 때, 프로세서는 한 쪽 경로의 결과들은 버리고 다른 경로의 결과들을 취한다. 이렇게 하면, 프로세서는 두 경로에 있는 명령어들을, 비교 연산이 종료되는 것을 기다리지 않고도, 명령어 파이프라인에 넣을 수 있게 된다.
추론(Speculation)
예측과 명시적인 병렬화 기능뿐만 아니라 아이태니엄 아키텍처는 제어 추론(Control Speculation)과 데이터 추론(Data Speculation)이라는 기능을 통해 성능을 향상시킨다. 이러한 기술은 오늘날의 컴퓨팅 환경에서 메모리 속도가 프로세싱 속도 보다 현저히 느리다는 단점을 보완하는 것이다. 메모리 대기시간으로 불리는 이 같은 속도저하는 데이터가 메모리에서 패치(Fetching)되는 동안 프로세서가 대기하는 시간을 의미하는데, 이 같은 문제는 아이태니엄 아키텍처에서의 추론으로 실제 메모리에서 데이터를 프리 훼칭(Pre-Fetching, 미리-가져오기)시킴으로써 완전히 해결할 수 있었다.
따라서, 데이터의 사용 전에 이루어지는 아이태니엄 아키텍처의 데이터 추론 프리 훼칭기술은 실행을 위해 메모리에서 정보를 기다려야 하는 시간을 단축시켰다. 물론 추론은 이전에 사용된 적이 없는 메모리 검색을 야기시킨다. 궁극적으로 예측을 통해 폐기되는 분기와 마찬가지로 하드웨어의 부하 부담이 절감되며, 필요한 경우 메모리에서의 데이터 검색은 프로세서가 필요로 할 때 실제로 요구되는 데이터가 제공될 수 있도록 지원하는 효과적인 방법이라고 할 수 있다.
레지스터 스태킹
아이태니엄 아키텍처의 또 다른 중요한 기능은 레지스터 스태킹이다. 레지스터 스태킹을 통해 실행 컨텍스트는 최소 오버헤드로 신속하면서도 손쉽게 저장 및 복구되며, 이를 통해 멀티프로세싱 환경에서 성능을 향상시킨다. 결과적으로, 레지스터 스택 메커니즘은 프로시저 호출과 복귀 시점에서 레지스터로의 불필요한 데이터 이동들을 피하게 해준다.
이 메커니즘은 호출된 프로시저에게 96개까지의 레지스터들(r32부터 r127 까지)로 이루어진 새로운 프레임을 제공해준다. 컴파일러는 alloc 명령어를 이용하여 프로시저에 의해 요구된 레지스터들의 수를 지정해주는데, 이 명령어는 이들 중에서 몇 개가 지역적(local)으로 사용(프로시저 내부에서만 사용)되고 몇 개가 출력(이 프로시저에 의해 호출되는 프로시저로 파라미터들을 전송)에 사용되는지를 지정해준다. 프로시저 호출이 일어났을 때, 아이태니엄 아키텍처 기반의 하드웨어는 레지스터를 재 명명하여, 이전의 프레임으로부터 지역 레지스터들이 숨겨지게 해주고, 호출하는 프로시저의 출력 레지스터들 중에서 어떤 것들이 호출된 프로시저에서 r32부터 시작되는 레지스터 번호들을 가지게 되는지를 결정해준다. r32부터 r127까지의 물리적 레지스터들이 순환-버퍼 방식으로 프로시저와 관련된 가상 레지스터로 할당된다. 즉, r127 이후에 할당되는 다음 레지스터는 r32가 된다. 필요한 경우에는 하드웨어가 레지스터들과 기억장치 사이에 내용을 이동시킴으로써, 프로시저가 호출되었을 때 추가적인 레지스터들을 해제해주고, 프로시저 복귀가 일어났을 때 기억장치로부터 레지스터로 내용들을 복구시켜준다.
3. 대용량 데이터 처리를 위한 Balanced I/O Performance
HP의 듀얼 코어 아이태니엄 2 기반 시스템은 Balanced Performance을 달성하기 위해 획기적인 Dedicated I/O를 수행한다. 반면, 대부분의 타사 제품들은 I/O를 Dedicated 가 아닌 Shared I/O 방식의 구조를 갖고 있어서, I/O 관련 장애 발생 시 시스템 전체적으로 파급될 수 있는 위험이 있고, OLTP와 데이터웨어하우징 작업과 같은 대량의 I/O 작업이 수반되는 환경에서 I/O 경합에 의한 성능 확장에 한계를 갖고 있다.
이에 반해 HP의 듀얼 코어 아이태니엄 2 기반 시스템은 Cell 기반의 Dedicated I/O를 통해 다음과 같이 장애 상황 격리 와 성능 확장에 뛰어난 기능을 갖고 있다.
- Cell 기반의 Cross Bar Switch 아키텍처
- 스토리지 및 네트워크가 Cell 보드 단위로 격리됨으로써 간섭 현상 회피
- Cell 보드에서 발생한 I/O는 Cell 보드 내의 CPU 및 메모리에서 우선 처리
결과적으로, HP 시스템은 대규모 데이터 처리를 위한 I/O 시에도 Bus Contention에 의한 성능 저하 현상이 발생하지 않는다. 이러한 Balanced I/O 구조는 OLTP 환경뿐만 아니라 대용량 데이터웨어하우싱 환경에서도 큰 효과가 있다.
4. 메인 프레임을 능가하는 RAS(Reliability, Availability, Serviceability)
7일x24시간 서버의 다운타임이 없이 연중 무휴로 운영되는 차세대 데이터 센터 (NGDC) 환경을 위한 무정지 서버에 필요한 조건은 무엇일까?
서버가 운영중인 상태에서 장애가 발생한 파트를 온라인(On-Line) 상에 교체할 수 있고, 또한 시스템 가동률의 증감에 따라 시스템 파티션을 온라인 중에 CPU나 메모리를 증설, 변경, 제거할 수 있다면 이러한 예정된(Planned) 또는 예정치 않은(Un-planned) 시스템의 다운타임에 대한 고민에서 벗어날 수 있을 것이며, 제로 다운타임 서버환경을 구현할 수 있다.
제로 다운타임 시스템 환경, 완벽한 전기적 분리 파티션 지원, 오버헤드 없는 서버 가상화, 동적인 시스템 자원 관리를 모두 지원하는 첨단 기술인 HP의 Cell OL 기술은 엔터프라이즈 고객의 미션 크리티컬 환경을 위한 최상의 서버 플랫폼 환경을 제공한다.
Cell OL 기술은 파티션이 가능한 서버 Complex의 가치를 높여주며, 고객의 애플리케이션 워크로드를 중지하지 않고 nPartition의 구성 변경을 가능케 함으로써 탁월한 유연성과 가용성을 제공한다. Cell OL 기술을 다양한 시나리오에 따라 적시에 사용함으로써, 고객은 자원의 효율적인 사용에 따른 비용 절감, 제로 다운타임 시스템을 구현함에 따른 시스템 고가용성 확보 등, Cell OL 기술의 장점을 극대화 할 수 있다.
Cell OL는 다음의 두 가지 기본 오퍼레이션으로 구성된다.
- 셀 온라인 활성화(Cell online addition (cell OLA))
- 셀 온라인 비활성화 (Cell online deletion (cell OLD))
- 셀 온라인 교체 (Cell online replacement (cell OLR))
셀 온라인 활성화 (Cell online activation)
Cell OLA(Online Activation) Operation은 nPartition이 운영 중에 그 nPartition에 포함되어 있는 비활성 셀을 활성화 시키는데 사용된다. 셀 OLA Operation이 완료되면, 활성화 된 셀의 프로세서와 메모리 자원은 운영체제와 애플리케이션이 사용할 수 있는 상태가 되며, I/O 자원도 활성화될 수 있는 상태로 준비 된다.
셀 온라인 비활성화 (Cell online deactivation)
Cell OLD(Online Deactivation) Operation은 nPartition이 운영 중에 그 nPartition에 포함되어 있는 활성 셀을 비활성화 시키는데 사용된다. Cell OLD Operation이 완료되면, 비활성화된 셀의 프로세서와 메모리 자원은 운영체제나 애플리케이션에서 더 이상 사용 될 수 없다.
셀 온라인 교체 (Cell online replacement)
Cell OLR(Online Replacement) Operation은 nPartition이 운영 중에 그 nPartition에 포함되어 있는 활성 셀이나 비활성을 교체 시키는데 사용된다. Cell OLR Operation은 기본적으로 Cell OLD Operation 후에 Physical Cell을 교체한 후, Cell OLA 작업을 통해 수행된다.
5. Green 컴퓨팅 실현
세계적인 IT 시장조사 기관인 가트너사는 올 해 2008년의 10대 전략기술 중 첫 번째로 '그린IT'를 꼽았다. 가트너는 "환경을 고려하지 않으면 미래가 없을 정도로 친환경 기술개발이 기업의 절실한 과제가 됐다"고 설명했다. 그린 IT를 실현하는 가장 중요한 핵심 요소 중의 하나가 바로 컴퓨터 시스템의 그린컴퓨팅 능력이다.
그린 컴퓨팅이란, IT 시스템을 운용하는 전력 소모량을 줄이기 위한 각종 기술을 말한다. IDC 조사에 의하면, 데이터 센터가 소비하는 전력량은 2000년부터 2005년까지 2배로 많아졌고, 2010년에는 다시 2배 많아질 것으로 예상된다. 전력 소모량은 탄소 배출량과 정비례한다.
교토 의정서나 발리 로드맵 등 각종 규제를 따르기 위해서는 전력 소모량을 줄이는 노력이 불가피해진 것이다. 그린IT 분야에는 모든 IT관련 산업이 포함된다. 서버·스토리지 뿐 아니라 네트워크 장비, 반도체나 디바이스 등 전력을 소모하는 모든 IT기기들이 그 대상이다.
HP는 제품의 설계 및 생산단계에서부터 저 전압 프로세서 및 기술을 채택하기로 하고, '다이내믹 스마트 쿨링'이라는 신기술을 개발했다. 이러한 HP의 노력으로 HP의 하이엔드 서버를 포함한 모든 시스템들은 타사 시스템 보다 획기적으로 적은 저전력 소모량 및 발열량을 보이고 있다. 이는 기업의 IT 유지보수 비용을 획기적으로 줄이는데 많은 역할을 하고 있다.
최근 업계에서는, 컴퓨터 시스템의 성능을 고려할 때 효율성을 중시하는 Balanced Performance를 우선적으로 고려하는 분위기이다. 이러한 측면에서도 HP 시스템의 그린 컴퓨팅 능력은 비즈니스 효율성까지를 고려한 시스템이라고 할 수 있다.
II. HP 시스템의 Balanced Performance 사례
이러한 HP의 지속적인 신 기술 개발 노력은 최근 다수의 차세대 시스템 구축 과정의 벤치마크 테스트와 성공적인 개방형 시스템으로의 전환 과정을 통하여 입증되고 있다. 2007년 금융권의 차세대 시스템 선정을 위해 수행된 다수의 벤치마크 테스트의 결과를 보면, 실제 운영 업무에서 사용하는 애플리케이션을 사용한 대다수의 경우, HP는 타사들보다 안정성 및 고가용성을 포함한 기능 테스트에서뿐만 아니라, 온라인 과 배치 업무 성능 테스트에서도 단위 CPU 코어당 성능의 우위를 보이고 있다.
이러한 결과는 HP 시스템의 Balanced Performance가 실제 운영 업무에서 타사에 비해 더 우수한 성능을 발휘할 수 있음을 의미하는 것이다. HP시스템의 Balanced Performance는 최근IBM 메인 프레임에서 HP의 개방형 유닉스 시스템으로 성공적으로 전환을 완료하여 안정적으로 운영 중인 A생명의 사례에서도 찾아볼 수 있다.
A생명, 4년간 운영비용 200억 절감
A생명은 국내 최대의 보험 회사로서 기존에 7500 MIPS IBM 메인프레임을 사용하고 있었으나, 연간 수 백억 원에 이르는 과도한 운영유지비로 인해 악화된 TCO문제를 해결하기 위해, HP 유닉스 시스템으로 다운사이징 전환을 했다. 그 후 온라인 업무에서 평균 20% 이상, 배치 업무에서 30%이상의 성능 향상을 보이고 있으면서도, CPU 자원 사용률은 20~ 30%에 불과할 정도로 안정적인 상태이며, 자체 분석한 자료에 의하면 전환 후 4년간 운영유지비가 200억원 이상 절감될 수 있다고 하였다.
A생명은 HP 시스템의 RAS(Reliability, Availability, Serviceability) 기술 수준이 IBM 메인프레임 이상으로써 전혀 손색이 없다고 하였다.
III. 시스템 선정 시 주요 고려 사항
IDEAS컨설팅에서 2007년 11월 발표한 'Use of Benchmarks in Server Selection(시스템 선정을 위한 벤치마크 테스트 자료 활용)' 백서에 의하면, IT 관리자들이 시스템 선정 시 고려해야 할 핵심 항목 중의 하나로 Balanced Performance를 들고 있다. 또한 IDEAS는 이 백서에서, 특정 공인 벤치마크 성능 결과만을 참조할 시 심각한 시스템 성능 및 용량 예측의 오류의 가능성이 있을 수 있음을 지적하고 있다.
한 가지의 벤치마크에만 의존해서는 안된다
IT 인프라가 지속적으로 변화함에 따라 시스템에 대한 요구조건도 지속적으로 변화하고 있다. 기업들은 새로운 애플리케이션을 추가하고 기존 시설을 새로운 기능으로 확장시키며 통합을 통해 효율성을 개선함에 따라, 현재의 시스템으로는 적절하게 해결할 수 없는 프로세스, 메모리, I/O 요구에 직면하게 되는 경우가 많다.
하드웨어 공급업체들은 기존 고객을 위해, 시스템 제품군에 상대적 성능 수치를 부여하고 제공함으로써 고객들이 적절한 성능을 갖춘 새로운 시스템을 효과적으로 선택할 수 있게 한다. 하지만 현재의 시스템 특징에 따른 단순한 추측만을 기반으로 해서 시스템의 사양을 결정하면 필요한 성능을 제공받지 못할 수도 있다. 또한 IT 관리자들이 서로 다른 프로세서 칩, 시스템 구조, 시스템 소프트웨어를 갖춘 여러 공급업체의 플랫폼을 평가하고자 할 수도 있다. 이때 가장 이상적인 방법은 실제로 적용된 고객 특유의 워크로드를 반영한 부하 시험을 통해 시스템을 평가하는 것이다.
그러나 과도한 맞춤형 벤치마크는 실용적이지 못한 경우가 많다. 따라서 많은 IT 관리자들이 적절한 성능을 갖춘 시스템을 선정하기 위해 공개되어 있는 성능 벤치마크 결과를 참조하고 있다.
하지만 어떠한 표준 벤치마크 시험 결과도 각 IT 분야 고유의 환경에 대한 성능을 정확하게 예측하지는 못한다. 일반적으로 표준 벤치마크 시험은 특정 분야에 중점을 두고 있으며, 재현할 수 있는 결과를 제공하도록 고안되어 있다. 표준 벤치마크는 실제 고객 환경에서 사용되는 다양한 애플리케이션의 조합과 유동적인 변화를 반영할 수 없다. 또한 오늘날 많은 시스템들이 한 종류 이상의 애플리케이션을 운영하고 있다. 복합적인 애플리케이션의 지원 능력은 하나의 벤치마크만으로 확인할 수 없다.
한 가지의 벤치마크에만 의존하면 시스템 선정 시 잘못된 결과로 이어질 수도 있다(특히 이 벤치마크가 특정한 시스템 성능에만 중점을 두고 있으며 전체적인 시스템 설계를 적절하게 측정하지 않는 경우). 시스템에서 일반적인 복잡하고 다양한 작업을 운영하려면 Balanced Performance를 고려한 시스템 설계가 필수적이다. 따라서 IT 관리자들은 다양한 성능 측정 결과를 참조해서, 시스템이 다양한 종류의 애플리케이션을 실행할 수 있을 정도의 Balanced Performance를 발휘할 수 있는 지 확인해야 한다.
Balanced Performance 고려해 시스템 설계해야
하지만 안타깝게도 벤치마크의 종류와 측정 방식이 매우 다양하기 때문에, 서로 상충되는 결과로 인한 혼동이 발생하는 경우가 있다. 하지만 널리 사용되는 일부 벤치마크의 결과는 IT 관리자에게 제품 선정을 위한 지침을 충분히 제공할 수 있다. 이러한 사실들로 볼 때, 시스템의 Balanced Performance가 실 운영환경에서 얼마나 중요한 요소이고, 시스템 선정 시 가장 중요한 선정 기준인지를 가늠할 수 있다.
결과적으로 고객은 HP의 Balanced performance를 통하여, 메인프레임 수준의 안정성과 그 몇 배의 성능, 확장성, 막대한 운영유지비 절감 등을 제공받을 수 있다.
심인보/한국HP TSG 엔터프라이즈시스템 컨설팅 담당
Webmaster@itdaily.kr